近期，半导体分析公司Kurnal Insights发布了华为麒麟9050 Pro芯片的裸片图片，展示了这款新型SoC内部结构的独特之处。该芯片采用了华为“逻辑折叠”技术，将计算单元和SRAM模块分别设计成两个独立的Die，从而优化了性能和功耗。
根据Kurnal提供的照片，麒麟9050 Pro由一个计算Die和一个SRAM Die组成，二者通过逻辑折叠技术连接。相比传统的2D设计，这种技术在缩短信号链路和实现微米级垂直互连方面表现优越，使两个Die能够作为一个整体工作。华为半导体业务部负责人何庭波曾指出，逻辑折叠不仅可以提高芯片密度和性能，还能降低功耗和延迟。
这两个裸片的尺寸均为11.13mm × 10.84mm，尽管单个裸片面积略小于前代产品，但由于采用了逻辑折叠技术，总体晶体管密度显著增强。据透露，计算Die采用N+3工艺，而SRAM Die则为N+2工艺，这在麒麟系列中属于首次。
数据显示，麒麟9050 Pro的晶体管密度达到每平方毫米2.38亿，相较于前一代芯片提升了55%。在计算Die的逻辑单元中，晶体管密度也增长了约28%。该芯片通过创新的架构，显著减少了信号传输的延迟和缓冲器数量，大幅提高了性能和带宽。
华为官方还披露，相比于麒麟9030 Pro，9050 Pro的CPU多核性能提升了23%；集成的超低功耗微核旨在降低待机功耗，GPU渲染性能增幅达到40%，NPU性能提升140%。
在计算Die方面，麒麟9050 Pro包括9核CPU、6核GPU以及4核NPU。其中，Maleoon 955 GPU提供了6个核心，主频为1056MHz。而CPU采用自研的灵犀9核16线程架构，由不同位置的多个集群组成。其内部结构复杂，包括ISP、NPU、DSP以及5G基带模块，显示出其高性能处理能力。
SRAM Die并非简单的存储层，而是与计算Die密切配合的有源存储，确保每个GPU核心都有独立的缓存，提升整体性能。
发表评论